1 引言

　　软件无线电系统（Software Defined Radio）是指用软件控制数字信号处理的方式，来完成传统模拟无线电功能的系统，其核心是尽量使A/D和D/A转换模块靠近天线，在构筑一个开放性的、模块化的硬件平台的基础上，通过软件来实现各种功能，扩频通信在发端采用伪随机编码序列对信号频谱进行扩展，而接收端使用相同伪随机码序列对已扩信号进行解扩，解扩中，信号频谱带宽被恢复，噪声频谱被扩展，故此时用带通滤波器可以消除大部分噪声，为降低噪声干扰提供了一种有效途径[1]，同时采用相关接收技术，使系统具有很强的抗干扰性能。将两者结合构成基于软件无线电扩频通信系统，具有开发时间短、设计灵活、易于调试，可兼容性好等特点，是未来发展和运用的趋势。

　　2 系统原理

　　系统同步主要是解决通信中存在的接收端本地载波与发端载波不同步和两端信息流速率不一致，在实际运用中，收端接收机是实现系统同步的主要环节，其原理框图如图1所示，首先将接收信号从射频变为中频（射频采样困难），并利用带通滤波器滤除带外噪声，然后以固定频率为fs的抽样信号对中频信号进行直接采样，即通过A/D变换，将其变换成数字信号送入DSP，在DSP内用软件完成对采样信号正交数字下变频，然后从下变频产生的信号中估计频偏的正负及数值大小，再进卡尔曼滤波和数字锁相环，可得到实际频差与预测频差之间产生的相位误差信号，即完成同步搜索和频偏估计，在同步搜索成功的基础上，纠正载波频偏和调整码元速率并进入同步跟踪环节，此时，系统锁定同步信息并跟踪载波频偏变化，同时进行扩频码的非相干解调和解扩，最后还原出原基带信息。



　　接收端频率合成使用直接数字频率合成器DDS，他受DSP控制，通过DSP输出的反应实际频差与预测频差的频偏信号Δω’以及DPLL中数字环路滤波器输出的相位误差信号e（θ）来控制调整DDS的输出频率，实现收发两端载波同步。

　　载波同步后，系统还需进行收发两端信息流速率的同步和对已扩信号进行解扩。

　　3 系统同步的不确定性因素及其对系统性能的影响

　　无线传输信道对信号传输存在快衰落和慢衰落影响，同时还有加性噪声干扰[2]，影响系统性能的主要因素有：

　　系统中的频率源，由于系统中晶振受到各种因素影响，其实际输出频率与标称频率之间存在差异，这种差异使得收发两端载波频率、相位产生漂移，从而造成系统性能下降，并且他还会使收发两端信息流速率不同步，在收端产生信息的丢失或错误地多收数据。

　　电波传播的时延扩散，由于收发两端相隔一定距离，电波通过直射、反射、散射等路径到达接收机天线时将产生时延扩散，而在时间上的积累则会产生载波的相偏，除了上述主要因素外，多普勒频移，多径效应等因数也会对系统性能产生影响。

　　对系统同步的影响主要表现在两个方面：一个是系统中载波不同步。在本系统中，收端对发端发射的正交扩频信号进行正交下变频解调和解扩，如果收端载波相对于发端载波存在频率偏移Δf，此时经对已解扩信号进行相关后发现，Δf的存在对相关峰将产生影响，其值越大，影响将越严重，二是收发端频率源频率不一致，当收发端两端频率源频率相同，收发两端的信息流速率应一致，而且采样频率fs应与发端扩频码速率RN的比值为一整数。此时设扩频码长为LN，每码片采样M，则采样一条扩频码的样点值Ns而应为LN与M的乘积。如果收发两端信息流速率不同步，采样一条扩频码的点数N’，可能不等于N，当采样速率fs＞M×RN，则估计出的扩频码起始位置会比实际的起始位置要偏后，可见从减小收发两端信息流速率的偏差出发，应选用稳定度高的晶振。

　　4 基于DSP的同步算法

　　4.1 载波频偏估计算法

　　4.1.1 正交下变频及频偏检测

　　正交数字下变频及频偏检测模型如图2所示。



　　以同相支路分量I路信号为例，设输入中频信号为：



　　4.1.2 频偏的卡尔曼滤波

　　由于正交下变频后，载频正偏和负偏时正交支路的输出表达式中相应也正负号的问题，即频偏正负呈现随机性，此时如采用DPLL实现载波同步，则鉴相器实现困难，如在频偏检测后加一级卡尔曼滤波，就能解决DPLL中鉴相器实现困难的问题[3]。

　　设频偏检测输出为Δω’，在对其进行卡尔曼滤波时，采用递推算法实时算出滤波系数，在初始阶段，当前测量值占有较大的比重，当估测频偏和实际频偏相差较小时，当前测量值占有比重越来越小，而预测值占有较大比重，从而达到对频偏进行快速捕捉和跟踪并使输出Δω’趋于稳定，减小波动范围。

　　4.1.3 频偏校正

　　本地频率采用直接频率合成器DDS，他由相位累加器和正、余弦表等组成，其结构如图3所示，其输入信号，一是DDS中相位控制寄存器输入端和相位控制信号，即数字环路滤波器输出的相位误差信号e(θ)，二是DDS中的频率控制寄存器输入端的频偏控制信号，即卡尔曼滤波器输出的Δω’，在输出端，通过DDS内部，e(θ)与Δω’进行累加产生θ（n），并以此作为正余弦查询表查询地址得到sinθ（n）和cosθ（n）。从而实现对DDS输出频率的实时调整。



　　4.1.4　鉴相器

　　鉴相器采用Hilbert变换鉴相器[3]。其结构如图4所示。



　　鉴相原理：由DDS输出sinθ（n），cosθ（n）分别与正交下变频输出同相分量I（n）、正交分量Q（n）产生同相支路分量I’（n）和正交支路分量Q’（n），然后输入Hilbert变换鉴相器进行鉴相得到相位误差信号Δθ（n），其原理为：

　　当卡尔曼滤波输出Δω’＜0时：



　　在鉴相器中，同相支路分量为I’（n）＝f（n）cos（Δθ），当Δθ→0时，I’（n）＝f（n），即为解调的扩频信号。

　　4.2 收发端信息流速率同步算法

　　实际系统中存在的收发数据流速率的不同步，虽然其偏差较小，但在接收端经累积后，扩频码起始位置会偏离估计的位置，因此，精确地确定扩频码起始位置，成为实现收发两端收发端信息流速率同步的首要任务，其算法是通过连续两次对扩频码中有效信息进行同步搜索，获得实际扩频码的长度，然后将其与收端估计的扩频码长度进行比较，如果两者相同，则收发两端信息速率一致；如果不相同，当检测到的实际扩频长度小于估计的扩频码长度时，说明收端采样速率慢，需调快收端频率，否则，说明收端采样速率快，需调慢收端频率，当系统最终调整到收发频率一致时，系统进入同步跟踪阶段，在此阶段，系统除完成同步跟踪外，还需完成扩频号码的解扩。上述算法流程图如图5所示。



　　5 结语

　　由于卡尔曼滤波在信噪比情况较好时对实际频偏具有快速捕获跟踪能力，再配合DPLL同步跟踪，实际频差与预测频差之间产生的相位误差信号Δθ（n）将趋于零，此时Hilbert变换鉴相器同相支路输出I’（n）＝f（n）cos[Δθ（n）] 趋于f（n），频偏得到校正，即实现了收发两端载波同步，从载波已调扩频信号中解调出了扩频信号。　

　　采用DSP进行解扩不同于采用纯硬件解扩，他不但需要考虑载波频偏的影响，还需要考虑系统同步过程中估计的扩频起始位置与实际的扩频起始位置不一致的情况，即同步起始位置漂移（收发两端信息流数率不一致）问题，以及系统同步以后如何保证系统不丢失同步信息。本文提出的系统同步算法能满足上述要求。


作者：
熊卓列1，蒋卓勤2，陆玉蛾2
（1、湖南工程学院 湖南 湘潭411101；2、西安通信学院 陕西 西安 710106）